RECEIVER

Publication number: JP2000357984

Publication date:

2000-12-26

Inventor:

SAITO YOSHIKO; UESUGI MITSURU MATSUSHITA ELECTRIC IND CO LTD

Applicant: Classification:

- international:

H01Q3/26; H03H21/00; H04B7/08; H01Q3/26;

H03H21/00; H04B7/08; (IPC1-7): H04B7/08; H01Q3/26;

H03H21/00

- European:

H01Q3/26C; H04B7/08C4J; H04B7/08C4J2

Application number: JP19990169697 19990616 Priority number(s): JP19990169697 19990616


Also published as:

EP1126633 (A1) WO0077953 (A1)

Report a data error here

Abstract of JP2000357984

PROBLEM TO BE SOLVED: To prevent deterioration of transmission efficiency by reducing the time required for converging a tap coefficient in adaptive reception. SOLUTION: An array synthesizing part 102 array-synthesizes reception signals received from a plurality of antennas, a most likelihood group estimating part 106 outputs a symbol group candidate by executing an equalizing processing by using a Viterbi algorithm with respect to the reception signal after array synthesis, a replica generating part 110 generates a replica signal from an existing signal or the symbol group candidate, a first tap coefficient estimating part 104 estimates and updates the tap coefficient to be used for array synthesis with a difference between the reception signal after array synthesis and the replica signal as likelihood information, and the second tap coefficient estimating part 107 estimates and updates the tap coefficient to be used for generating the replica signal with the difference between the reception signal after array synthesis and the replica signal as likelihood information.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-357984 (P2000-357984A)

(43)公開日 平成12年12月26日(2000.12.26)

(51) Int.Cl. ⁷	識別記号	FΙ	Ť'	-73-ド(参考)
H04B	7/08	H04B	7/08 D	5 J O 2 1
H01Q	3/26	H01Q	3/26 Z	5 J O 2 3
H03H	21/00	нозн	21/00	5K059

審査請求 未請求 請求項の数18 OL (全 21 頁)

(21)出願番号	特願平11-169697	(71) 出願人 000005821
		松下電器産業株式会社
(22)出顧日	平成11年6月16日(1999.6.16)	大阪府門真市大字門真1006番地
	•	(72)発明者 斉藤 佳子
		神奈川県横浜市港北区綱島東四丁目3番1
		号 松下通信工業株式会社内
		(72)発明者 上杉 充
		神奈川県横浜市港北区綱島東四丁目3番1
		号 松下通信工業株式会社内
		(74)代理人 100105050
		弁理士 黎 田 公一
		开理工 黨田 公一


最終頁に続く

(54) 【発明の名称】 受信装置

(57)【要約】

【課題】 適応受信において、タップ係数収束に要する時間を短縮化し、伝送効率劣化を防止すること。

【解決手段】 アレイ合成部102が、複数のアンテナから受信された受信信号をアレイ合成し、最尤系列推定部106が、アレイ合成後の受信信号に対してビタビアルゴリズムを用いた等化処理を行ってシンボル系列候補を出力し、レプリカ発生部110が、既知信号又はシンボル系列候補からレプリカ信号を発生させ、第一タップ係数推定部104が、アレイ合成後の受信信号とレプリカ信号との誤差を尤度情報としてアレイ合成に用いるタップ係数の推定・更新を行い、第二タップ係数推定部107が、アレイ合成後の受信信号とレプリカ信号との誤差を尤度情報としてレプリカ信号発生に用いるタップ係数の推定・更新を行う。



【特許請求の範囲】

【請求項1】 複数ブランチで無線信号を受信し、受信された信号を重み付け処理してから合成するアレイ合成手段と、受信信号を判定して得たシンボル系列候補からレプリカ信号を生成するレプリカ発生手段と、前記アレイ合成手段の出力信号から前記レプリカ発生手段によって生成されたレプリカ信号を減算して得た誤差に基づいて前記アレイ合成手段におけるタップ係数を推定し、更新する第一タップ係数推定手段と、前記誤差に基づいて前記レプリカ発生手段におけるタップ係数を推定し、更新する第二タップ係数推定手段と、を具備することを特徴とする受信装置。

【請求項2】 前記アレイ合成手段を複数系列有し、前 記第一タップ係数推定手段をアレイ合成手段毎に設け、 各アレイ合成手段の出力信号を合成して受信信号とする ことを特徴とする請求項1記載の受信装置。

【請求項3】 前記レプリカ発生手段は、複数のレプリカ発生部と、すべてのレプリカ発生部の出力を合成する合成部と、を有することを特徴とする請求項1又は請求項2記載の受信装置。

【請求項4】 前記第一タップ係数推定手段は、予め保持する既知信号といずれかのブランチで受信された受信信号との相関値の逆数を初期値としてタップ係数推定を行うことを特徴とする請求項1から請求項3のいずれかに記載の受信装置。

【請求項5】 前記レプリカ発生手段は、複数のレプリカ発生部を有し、各第一タップ係数推定部及び第二タップ係数推定部は、それぞれ専用のレプリカ発生部を持つことを特徴とする請求項1から請求項4のいずれかに記載の受信装置。

【請求項6】 前記アレイ合成手段は、トレーニング処理時に第一タップ係数推定手段によって推定されたタップ係数を初期値として、トラッキング処理時には第二タップ係数推定手段によって推定されたタップ係数を用いることを特徴とする請求項1から請求項5のいずれかに記載の受信装置。

【請求項7】 前記アレイ合成手段は、前記誤差が任意のしきい値よりも大きい場合にはトレーニング処理時に第一タップ係数推定手段によって推定されたタップ係数を初期値としないことを特徴とする請求項6記載の受信装置。

【請求項8】 前記誤差が任意のしきい値よりも大きいアレイ合成手段の出力信号は復調処理に用いないことを特徴とする請求項2から請求項7のいずれかに記載の受信装置。

【請求項9】 各アレイ合成手段の出力信号を重み付け 処理してから合成するダイバーシチ手段を具備し、前記 第二タップ係数推定手段が前記ダイバーシチ手段におけ る重み付け係数を推定し、更新することを特徴とする請 求項2から請求項8のいずれかに記載の受信装置。 【請求項10】 請求項1から請求項9のいずれかに記載の装置を具備することを特徴とする通信端末装置。

【請求項11】 請求項10記載の通信端末装置と無線通信を行うことを特徴とする基地局装置。

【請求項12】 請求項1から請求項9のいずれかに記載の装置を具備することを特徴とする基地局装置。

【請求項13】 請求項12記載の基地局装置と無線通信を行うことを特徴とする通信端末装置。

【請求項14】 複数ブランチで受信した無線信号をアレイ合成する際のタップ係数とレプリカ信号を発生する際のタップ係数とを独立に推定することを特徴とする適応受信方法。

【請求項15】 アレイ系列毎にアレイ合成する際のタップ係数を独立に推定することを特徴とする請求項14 記載の適応受信方法。

【請求項16】 トレーニング処理時には、複数ブランチで受信した無線信号をアレイ合成する際のタップ係数とレプリカ信号を発生する際のタップ係数とを独立に推定し、トラッキング処理時には、前記トレーニング処理の結果を初期値としてアレイ合成する際のタップ係数とレプリカ信号を発生する際のタップ係数とを一括して推定することを特徴とする請求項14又は請求項15記載の適応受信方法。

【請求項17】 アレイ合成処理された受信信号とレプリカ信号との差が任意のしきい値よりも大きい時は、そのアレイ合成処理された受信信号を復調処理に用いないことを特徴とする請求項14から請求項16のいずれかに記載の適応受信方法。

【請求項18】 アレイ系列間でダイバーシチを行うダイバーシチ工程を具備し、このダイバーシチ工程に用いられる重み付け係数は、レプリカ信号を発生する際のタップ係数と一括して推定されることを特徴とする請求項14から請求項17のいずれかに記載の適応受信方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、受信装置に関し、 特に移動体通信に用いられるアダプティブアレイアンテナ(Adaptive Array Antenna) 付きの受信装置及びそのタップ係数更新方法に関する。

[0002]

【従来の技術】受信信号中の既知信号区間を用いてタップ係数の推定を行ういわゆるトレーニング処理において、アダプティブ・アレイ・アンテナにおけるアレイ合成に用いるタップ係数推定をアレイ部単体で制御すると、希望波の遅延波をも干渉波として扱われ、ヌルが向けられてしまうため、従来の受信装置は、アレイ合成に用いるタップ係数と等化処理に用いるタップ係数を一括して推定する。

【0003】以下、図18から図23を用いて、従来の 受信装置について説明する。図18は、従来の受信装置 の概略構成を示す要部ブロック図であり、図19は、従来の受信装置のアレイ合成部の概略構成を示す要部ブロック図であり、図20は、従来の受信装置のフィード・フォワード・フィルタ(FFF)の概略構成を示す要部ブロック図であり、図21は、従来の受信装置の最尤系列推定部の概略構成を示す要部ブロック図であり、図22は、従来の受信装置のレプリカ発生部の概略構成を示す要部ブロック図であり、図23は、従来の受信装置のタップ係数推定部の概略構成を示す要部ブロック図である。

【0004】図18において、アダプティブ・アレイ・アンテナ1801は、無線信号を受信し、アレイ合成部1802は、各アンテナからの受信信号を受信処理した後、重み付け処理し、合成する。詳しくは後述する。

【0005】減算器1803は、アレイ合成処理された 受信信号から後述するレプリカ発生部1809によって 生成されたレプリカ信号が減算される。減算結果は、後 述するタップ係数推定部1804において、アレイ合成 処理時のタップ係数を算出する際の尤度情報として用い られる。

【0006】タップ係数推定部1804は、減算器1803及び後述する減算器1805の出力を尤度情報として、アレイ合成時のタップ係数及びレプリカ信号生成時のタップ係数を算出する。詳しくは後述する。

【0007】減算器1805は、アレイ合成処理された 受信信号から後述するレプリカ発生部1809によって 生成されたレプリカ信号が減算される。減算結果は、後 述するタップ係数推定部1804において、レプリカ信 号生成時のタップ係数を算出する際の尤度情報として用 いられる。

【0008】最尤系列推定部1806は、減算器180 5の出力を尤度情報として、ビタビアルゴリズムを用い て受信信号を判定し、シンボル系列候補を出力する。

【0009】メモリ1807は、既知信号を保持し、スイッチ1808は、シンボル同期タイミングに基づいて、既知信号を用いたタップ係数推定時にはメモリ1807に格納された既知信号をレプリカ発生部1809に出力し、それ以外の時は受信信号のシンボル系列候補をレプリカ発生部1809に出力する。なお、シンボル同期タイミングはいずれか一つの受信処理部から獲得できる

【0010】レプリカ発生部1809は、既知信号又は 受信信号のシンボル系列候補に対してタップ係数推定部 1804によって推定されたタップ係数を乗じ、レプリ カ信号を生成する。詳しくは後述する。

【0011】次いで、図19を用いて、従来の受信装置のアレイ合成部1802の構成を説明する。図19において、受信処理部1901は、各アンテナからの受信信号をそれぞれ受信処理し、乗算器1902は、受信処理された各信号にタップ係数推定部1804から指示され

たタップ係数をそれぞれ乗じて重み付け処理し、合成器 1903は、すべての乗算器出力を加算し、FFF19 04は、合成後の受信信号のタイミングジッタ及び同期 ずれを吸収する。詳しくは後述する。

【0012】次いで、図20を用いて、FFF1904の構成を説明する。図20において、遅延器2001は、入力信号を変調シンボル周期Tの1/M(Mは任意数)に相当するT/M時間分遅延させる遅延器であり、乗算器2002は、受信処理された各信号にタップ係数推定部1804から指示されたタップ係数をそれぞれ乗じて重み付け処理し、合成器2003は、すべての乗算器出力を加算し、受信信号のタイミングジッタ及び同期ずれを吸収し、出力する。

【0013】次いで、図21を用いて、最尤系列推定部 1806の構成を説明する。図21において、パワー算 出部2101は、減算器1805の出力を2乗してパワ 一値を算出する。MLSE (Maximum Like lihood Sequence Estimatio n) 部2102は、ACS (Add, Compar е, Select) 処理部2103とメモリ2104 から成る。ACS処理部2103は、状態数分メモリ2 104に格納されていた前値(この格納される領域をA とする) と入力値とを加算した結果(パスメトリック 値)をメモリ2104内の領域Aとは別の領域に保持 し、考慮するすべてのシンボル系列候補を演算し終わる と、各状態におけるパスメトリック値を大小比較し、最 も小さい値をメモリ2104の領域Aに格納する。出力 は、各状態で選択されたパスメトリック値となる。

【0014】次いで、図22を用いて、レプリカ発生部 1809の構成を説明する。図22において、遅延器2201は、入力された既知信号又はシンボル系列候補を変調シンボル周期T時間分遅延させる遅延器であり、乗算器2202は、取り込まれた各入力信号にタップ係数推定部1804から指示されたタップ係数をそれぞれ乗じて重み付け処理し、合成器2203は、すべての乗算器出力を加算し、レプリカ信号を出力する。

【0015】次いで、図23を用いて、タップ係数推定 部1804の構成を説明する。図23において、乗算器 2301は、減算器1803の出力信号に、メモリ23 02が保持する修正係数を掛け、乗算器2303は、受 信処理部1901の出力信号に対して乗算器2301の 出力を乗じ、乗算器2304は、FFF1904の出力 信号に対して乗算器2301の出力を乗じる。

【0016】乗算器2305は、減算器1805の出力信号に、メモリ2306が保持する修正係数を掛け、乗算器2307は、受信処理部1901の出力信号に対して乗算器2305の出力を乗じる。

【0017】メモリ2308は、アドレス管理され、アレイ合成部1802の乗算器1902に入力されるタップ係数(以下、Aタップ係数という)1~nと、アレイ

数(以下、Fタップ係数という) 1~nと、レプリカ発生部1809の乗算器2202に入力されるタップ係数(以下、Rタップ係数という)1~nと、を保持する。【0018】減算器2309は、メモリ2308に保持されたAタップ係数1~nから乗算器2303の出力を減算し、減算器2310は、メモリ2308に保持されたFタップ係数1~nから乗算器2304の出力を減算し、減算器2311は、メモリ2308に保持されたR

タップ係数1~nから乗算器2307の出力を減算す

合成部1802のFFF1904に入力されるタップ係

【0019】共役化部2312は、入力信号を共役化し、すなわち同相成分はそのまま出力し、直交成分は符号を反転させて、出力する。このように新たに算出された各タップ係数は、Aタップ係数はアレイ合成部1802の乗算器1902へ、Fタップ係数はアレイ合成部1802のFFF1904へ、Rタップ係数はレプリカ発生部1809の乗算器2202へ、それぞれ出力される。

【0020】メモリ更新部2313は、算出された新しいタップ係数をメモリ2308に書き込み、蓄積されている各タップ係数を最新のものに更新する。

【0021】このように従来の受信装置は、アレイ合成 部及びレプリカ発生部のタップ係数を適宜(例えばスロット毎に)更新するため、その時々の伝搬路の状態に合 わせて適応的に受信信号を等化処理することができる。

【0022】なお、ここでは、タップ係数更新のアルゴリズムとしてLMSを用いた場合について説明したが、用いるアルゴリズムはLMSに限られない。

[0023]

【発明が解決しようとする課題】しかしながら、従来の受信装置においては、1つのタップ推定部において推定されるタップ係数の数が多いため、推定誤差が充分に小さくなるまでに要するトレーニング時間が長くなるという問題がある。

【0024】ここで、アレイ系列数が2、各アレイ系列のアレイ素子数が2、アレイ素子毎に設けられたFFFにおけるタップ数が4、レプリカ発生部のタップ数が2(うち一つは定数1に固定)とすると、推定すべきタップ数は17タップとなる。推定誤差が充分に小さくなるまでに要するトレーニング時間は、経験則上、推定タップ数の2倍の数値のシンボル時間程度と知られているため、ここでは34シンボル時間程度要すると推定される。

【0025】トレーニング処理は、送信データに付加された既知信号のシンボル時間において行うため、既知信号区間がトレーニング処理に必要なシンボル時間(上記例では34シンボル時間)よりも短い場合、トレーニングしきれなかった誤差が生じ、BER(Bit Error Ratio;ビット誤り率)が劣化する。

【0026】又、トレーニングに必要なシンボル時間分の既知信号を送信データに付加し送信するならば、伝送 効率が劣化するという問題が生じる。

【0027】本発明はかかる点に鑑みてなされたものであり、タップ係数収束に要する時間を短縮化し、伝送効率劣化を防止する受信装置及びそのタップ係数推定方法を提供することを目的とする。

[0028]

【課題を解決するための手段】本発明の骨子は、特定の機能毎にタップ係数推定部を設け、タップ係数推定を一括して行わないようにすることである。

[0029]

【発明の実施の形態】本発明の第1の態様に係る受信装置は、複数プランチで無線信号を受信し、受信された信号を重み付け処理してから合成するアレイ合成手段と、受信信号を判定して得たシンボル系列候補からレプリカ信号を生成するレプリカ発生手段と、前記アレイ合成手段の出力信号から前記レプリカ発生手段によって生成されたレプリカ信号を減算して得た誤差に基づいて前記アレイ合成手段におけるタップ係数を推定し、更新する第一タップ係数推定手段と、前記誤差に基づいて前記レプリカ発生手段におけるタップ係数を推定し、更新する第二タップ係数推定手段と、を具備する構成を採る。

【0030】この構成によれば、受信装置内のすべての タップ係数推定・更新を一括して行わず、2つのタップ 係数推定部に分けて行うため、タップ係数収束に要する 時間を短縮化し、伝送効率劣化を防止することができ る。

【0031】本発明の第2の態様に係る受信装置は、第 1の態様において、前記アレイ合成手段を複数系列有 し、前記第一タップ係数推定手段をアレイ合成手段毎に 設け、各アレイ合成手段の出力信号を合成して受信信号 とする構成を採る。

【0032】この構成によれば、アレイ合成部のタップ 係数推定を担当するタップ係数推定部をアレイ合成部毎 に設け、アレイ系列が複数になっても前段と後段に分け てタップ係数推定を行うため、タップ係数収束に要する 時間を短縮化し、伝送効率劣化を防止することができ る。

【0033】本発明の第3の態様に係る受信装置は、第 1の態様又は第2の態様において、前記レプリカ発生手 段は、複数のレプリカ発生部と、すべてのレプリカ発生 部の出力を合成する合成部と、を有する構成を採る。

【0034】この構成によれば、複数のレプリカ信号を 用いて誤差推定を行うため、複数の干渉波を除去するこ とができる。

【0035】本発明の第4の態様に係る受信装置は、第 1の態様から第3の態様のいずれかにおいて、前記第一 タップ係数推定手段は、予め保持する既知信号といずれ かのブランチで受信された受信信号との相関値の逆数を 初期値としてタップ係数推定を行う構成を採る。

【0036】この構成によれば、FFF処理開始時にF タップ係数の初期値が与えられるため、タップ係数収束 時間を短縮化することができる。

【0037】本発明の第5の態様に係る受信装置は、第 1の態様から第4の態様のいずれかにおいて、前記レプ リカ発生手段は、複数のレプリカ発生部を有し、各第一 タップ係数推定部及び第二タップ係数推定部は、それぞ れ専用のレプリカ発生部を持つ構成を採る。

【0038】この構成によれば、アレイ系列毎にレプリカ信号を発生させるため、演算量を低減させ、収束時間を短縮化することができる。

【0039】本発明の第6の態様に係る受信装置は、第1の態様から第5の態様のいずれかにおいて、前記アレイ合成手段は、トレーニング処理時に第一タップ係数推定手段によって推定されたタップ係数を初期値として、トラッキング処理時には第二タップ係数推定手段によって推定されたタップ係数を用いる構成を採る。

【0040】この構成によれば、トレーニング処理時の タップ係数推定はアレイ合成部毎に設けられたレプリカ 発生器及びタップ係数推定部によって行い、トラッキン グ処理時のタップ係数推定は一括して一のレプリカ発生 器及びタップ係数推定部によって行うため、演算量を低 減させ、収束時間を短縮化することができる。

【0041】本発明の第7の態様に係る受信装置は、第6の態様において、前記アレイ合成手段は、前記誤差が任意のしきい値よりも大きい場合にはトレーニング処理時に第一タップ係数推定手段によって推定されたタップ係数を初期値としない構成を採る。

【0042】この構成によれば、アレイ合成処理された 受信信号とレプリカ信号との誤差が小さい場合は、トレーニング処理によって決定されたタップ係数をトラッキ ング処理時の固定タップ係数とするため、演算量を低減 し、収束時間を短縮化することができる。

【0043】本発明の第8の態様に係る受信装置は、第2の態様から第6の態様のいずれかにおいて、前記誤差が任意のしきい値よりも大きいアレイ合成手段の出力信号は復調処理に用いない構成を採る。

【0044】この構成によれば、誤差の大きいアレイ系列による受信信号を復調処理に用いないようにするため、BER劣化を防ぐことができる。

【0045】本発明の第9の態様に係る受信装置は、第2の態様から第8の態様において、各アレイ合成手段の出力信号を重み付け処理してから合成するダイバーシチ手段を具備し、前記第二タップ係数推定手段が前記ダイバーシチ手段における重み付け係数を推定し、更新する構成を採る。

【0046】この構成によれば、複数のアレイ系列間においてダイバーシチを行うため、BERを向上させることができる。

【0047】本発明の第10の態様に係る通信端末装置は、第1の態様から第9の態様のいずれかにおける受信装置を具備する構成を採る。

【0048】本発明の第11の態様に係る基地局装置は、第10の態様における通信端末装置と無線通信を行う構成を採る。

【0049】本発明の第12の態様に係る基地局装置は、第1の態様から第9の態様のいずれかにおける装置を具備する構成を採る。

【0050】本発明の第13の態様に係る通信端末装置は、第12の態様における基地局装置と無線通信を行う構成を採る。

【0051】これらの構成によれば、タップ係数収束に 要する時間を短縮化するため、伝送効率劣化を防止する ことができる。

【0052】本発明の第14の態様に係る適応受信方法 は、複数ブランチで受信した無線信号をアレイ合成する 際のタップ係数とレプリカ信号を発生する際のタップ係 数とを独立に推定するようにした。

【0053】この方法によれば、受信装置内のすべての タップ係数推定・更新を一括して行わず、2つのタップ 係数推定部に分けて行うため、タップ係数収束に要する 時間を短縮化し、伝送効率劣化を防止することができ る。

【0054】本発明の第15の態様に係る適応受信方法は、第14の態様において、アレイ系列毎にアレイ合成する際のタップ係数を独立に推定するようにした。

【0055】この方法によれば、アレイ合成部のタップ 係数推定を担当するタップ係数推定部をアレイ合成部毎 に設け、アレイ系列が複数になっても前段と後段に分け てタップ係数推定を行うため、タップ係数収束に要する 時間を短縮化し、伝送効率劣化を防止することができ る。

【0056】本発明の第16の態様に係る適応受信方法は、第14の態様又は第15の態様において、トレーニング処理時には、複数ブランチで受信した無線信号をアレイ合成する際のタップ係数とレプリカ信号を発生する際のタップ係数とを独立に推定し、トラッキング処理時には、前記トレーニング処理の結果を初期値としてアレイ合成する際のタップ係数とレプリカ信号を発生する際のタップ係数とを一括して推定するようにした。

【0057】この方法によれば、FFF処理開始時にF タップ係数の初期値が与えられるため、タップ係数収束 時間を短縮化することができる。

【0058】本発明の第17の態様に係る適応受信方法は、第14の態様から第16の態様のいずれかにおいて、アレイ合成処理された受信信号とレプリカ信号との差が任意のしきい値よりも大きい時は、そのアレイ合成処理された受信信号を復調処理に用いないようにした。

【0059】この方法によれば、誤差の大きいアレイ系

列による受信信号を復調処理に用いないようにするため、BER劣化を防ぐことができる。

【0060】本発明の第18の態様に係る方法は、第14の態様から第17の態様のいずれかにおいて、アレイ系列間でダイバーシチを行うダイバーシチ工程を具備し、このダイバーシチ工程に用いられる重み付け係数は、レプリカ信号を発生する際のタップ係数と一括して推定されるようにした。

【0061】この方法によれば、複数のアレイ系列間においてダイバーシチを行うため、BERを向上させることができる。

【0062】以下、本発明の実施の形態について、図面を参照して詳細に説明する。

【0063】(実施の形態1)本実施の形態に係る受信装置は、2つのタップ係数推定部を有するものである。

【0064】以下、図1から図3を用いて、本実施の形態に係る受信装置について説明する。図1は、本発明の実施の形態1に係る受信装置の概略構成を示す要部ブロック図であり、図2は、本発明の実施の形態1に係る受信装置の第一タップ係数推定部の概略構成を示す要部ブロック図であり、図3は、本発明の実施の形態1に係る受信装置の第二タップ係数推定部の概略構成を示す要部ブロック図である。

【0065】図1において、アダプティブ・アレイ・アンテナ101は、無線信号を受信し、アレイ合成部102は、各アンテナからの受信信号を受信処理した後、重み付け処理し、合成する。なお、アレイ合成部102の構成は従来例と同様であるため、詳しい説明は省略する。

【0066】減算器103は、アレイ合成処理された受信信号から後述するレプリカ発生部110によって生成されたレプリカ信号が減算される。減算結果は、後述する第一タップ係数推定部104において、アレイ合成処理時のタップ係数を算出する際の尤度情報として用いられる。

【0067】第一タップ係数推定部104は、減算器103の出力を尤度情報として、アレイ合成時のタップ係数を算出する。詳しくは後述する。

【0068】減算器105は、アレイ合成処理された受信信号から後述するレプリカ発生部110によって生成されたレプリカ信号が減算される。減算結果は、後述する第二タップ係数推定部107において、レプリカ信号生成時のタップ係数を算出する際の尤度情報として用いられる。

【0069】最尤系列推定部106は、減算器105の 出力を尤度情報として、ビタビアルゴリズムを用いて受 信信号を判定し、シンボル系列候補を出力する。

【0070】第二タップ係数推定部107は、減算器105の出力を尤度情報として、レプリカ信号生成時のタップ係数を算出する。詳しくは後述する。

【0071】メモリ108は、既知信号を保持し、スイッチ109は、シンボル同期タイミングに基づいて、既知信号を用いたタップ係数推定時にはメモリ108に格納された既知信号をレプリカ発生部110に出力し、それ以外の時は受信信号のシンボル系列候補をレプリカ発生部110に出力する。なお、シンボル同期タイミングはいずれか一つの受信処理部から獲得できる。

【0072】レプリカ発生部110は、既知信号又は受信信号のシンボル系列候補に対して第二タップ係数推定部107によって推定されたタップ係数を乗じ、レプリカ信号を生成する。なお、レプリカ発生部110の構成は従来例と同様であるため、詳しい説明は省略する。

【0073】次いで、図2を用いて、第一タップ係数推定部104の構成を説明する。図2において、乗算器201は、減算器103の出力信号に、メモリ202が保持する修正係数を掛ける。修正係数は、修正幅を定める重み付け係数であり、推定開始直後で誤差が大きい場合は大きい値とし、誤差の減少に合わせて小さい値とする。

【0074】乗算器203は、アレイ合成部102の受信処理部の出力信号に対して乗算器201の出力を乗じ、乗算器204は、アレイ合成部102のFFFの出力信号に対して乗算器201の出力を乗じる。

【0075】メモリ205は、アドレス管理され、Aタップ係数1~nと、Fタップ係数1~nと、を保持する。

【0076】減算器206は、メモリ205に保持されたA タップ係数 $1 \sim n$ から乗算器203 の出力を減算し、減算器207は、メモリ205 に保持されたF タップ係数 $1 \sim n$ から乗算器204 の出力を減算する。

【0077】共役化部208は、入力信号を共役化し、すなわち同相成分はそのまま出力し、直交成分は符号を反転させて、出力する。このように新たに算出された各タップ係数は、Aタップ係数はアレイ合成部102の乗算器へ、Fタップ係数はアレイ合成部102のFFFへ、それぞれ出力される。

【0078】メモリ更新部209は、算出された新しい タップ係数をメモリ205に書き込み、蓄積されている 各タップ係数を最新のものに更新する。

【0079】次いで、図3を用いて、第二タップ係数推定部107の構成を説明する。図3において、乗算器301は、減算器105の出力信号に、メモリ302が保持する修正係数を掛け、乗算器303は、レプリカ発生部110の各タップ入力信号に対して乗算器301の出力を乗じる。

【0080】メモリ304は、アドレス管理され、Rタップ係数1~nを保持する。減算器305は、メモリ304に保持されたRタップ係数1~nから乗算器303の出力を減算する。

【0081】共役化部306は、入力信号を共役化し、

すなわち同相成分はそのまま出力し、直交成分は符号を 反転させて、出力する。このように新たに算出されたR タップ係数はレプリカ発生部110の乗算器へ出力され る。

【0082】メモリ更新部307は、算出された新しい タップ係数をメモリ304に書き込み、蓄積されている Rタップ係数を最新のものに更新する。

【0083】次いで、上記構成を有する受信装置の動作 について説明する。

【0084】アダプティブ・アレイ・アンテナ101によって受信された無線信号は、アレイ合成部102において、アンテナ毎に受信処理され、それぞれAタップ係数で重み付け処理され、合成される。又、合成された受信信号は、タイミングジッタ吸収及び同期ずれ吸収のため、FFFを通される。

【0085】アレイ合成された受信信号は、減算器103によってレプリカ信号との誤差が算出され、この誤差は第一タップ係数推定部104においてタップ係数推定の尤度として用いられる。アレイ合成部102におけるAタップ係数及びFタップ係数は、第一タップ係数推定部104によって適宜更新される。

【0086】すなわち、アレイ合成部102は、現在のAタップ係数及びFタップ係数を第一タップ係数推定部104に出力し、現在のAタップ係数及びFタップ係数は、減算器103の出力である合成後の受信信号とレプリカ信号との誤差を尤度として重み付け処理され、新しいAタップ係数及びFタップ係数が推定される。推定された新しいAタップ係数及びFタップ係数は、アレイ合成部102に出力され、アレイ合成部102におけるAタップ係数及びFタップ係数が更新される。

【0087】又、アレイ合成された受信信号は、減算器 105によってレプリカ信号との誤差が算出され、この 誤差は第二タップ係数推定部107においてRタップ係数推定の尤度として用いられる。レプリカ発生部110におけるRタップ係数は、第二タップ係数推定部107によって適宜更新される。

【0088】すなわち、レプリカ発生部110は、現在のRタップ係数を第二タップ係数推定部107に出力し、現在のRタップ係数は、減算器105の出力である合成後の受信信号とレプリカ信号との誤差を尤度として重み付け処理され、新しいRタップ係数が推定される。推定された新しいRタップ係数は、レプリカ発生部110に出力され、レプリカ発生部110におけるRタップ係数が更新される。

【0089】又、減算器105によって算出されたアレイ合成後の受信信号とレプリカ信号との誤差は、最尤系列推定部106によって受信信号が判定される際の尤度情報として用いられ、ビタビアルゴリズムを用いて判定された受信信号は、シンボル系列候補として出力される。

【0090】このように、本実施の形態によれば、受信装置内のすべてのタップ係数推定・更新を一括して行わず、2つのタップ係数推定部に分けて行うため、タップ係数収束に要する時間を短縮化し、伝送効率劣化を防止することができる。

【0091】 (実施の形態2) 本実施の形態に係る受信 装置は、実施の形態1と同様の構成を有し、但しアダプ ティブ・アレイ・アンテナを複数系列持つものである。

【0092】以下、図4を用いて、本実施の形態に係る 受信装置について説明する。図4は、本発明の実施の形 態2に係る受信装置の概略構成を示す要部ブロック図で ある。なお、実施の形態1と同様の構成には同一の符号 を付し、詳しい説明は省略する。

【0093】図4において、減算器103及び第一タップ係数推定部104は、アレイ合成部102毎に設けられ、合成器401は、各アレイ合成部102からの出力を加算し、減算器105に出力する。

【0094】このように、本実施の形態によれば、アレイ合成部のタップ係数推定を担当するタップ係数推定部をアレイ合成部毎に設けるため、アレイ系列が複数になっても前段と後段に分けてタップ係数推定を行うことができる。

【0095】(実施の形態3)本実施の形態に係る受信装置は、実施の形態1と同様の構成を有し、但し複数のレプリカ発生器を持つものである。

【0096】以下、図5を用いて、本実施の形態に係る 受信装置について説明する。図5は、本発明の実施の形 態3に係る受信装置の概略構成を示す要部ブロック図で ある。なお、実施の形態1と同様の構成には同一の符号 を付し、詳しい説明は省略する。

【0097】図5において、レプリカ発生部501は、 複数のレプリカ発生器502を有し、合成器503は、 各レプリカ発生器502の出力を加算し、減算器103 及び減算器105に出力する。

【0098】このように、本実施の形態によれば、複数 のレプリカ信号を用いて誤差推定を行うため、複数の干 渉波を除去することができる。

【0099】(実施の形態4)本実施の形態に係る受信装置は、実施の形態2と同様の構成を有し、但し複数のアレイ合成部の出力信号を重み付け処理してから加算することによってダイバーシチ処理を行うものである。

【0100】以下、図6及び図7を用いて、本実施の形態に係る受信装置について説明する。図6は、本発明の実施の形態4に係る受信装置の概略構成を示す要部ブロック図であり、図7は、本発明の実施の形態4に係る受信装置の第二タップ係数推定部の概略構成を示す要部ブロック図である。なお、実施の形態1と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0101】図6において、乗算器601は、第二タップ係数推定部107によって推定されたダイバーシチタ

ップ係数(以下、Dタップ係数という)を合成器401 入力前の各受信信号に乗じる。ダイバーシチタップ係数 は、第二タップ係数推定部107によって推定される。 レプリカタップのみならずダイバーシチタップをも推定 する第二タップ係数推定部の構成を図7に示す。

【0102】図7において、乗算器701は、乗算器601への各入力信号に対して乗算器301の出力を乗じる。

【0103】メモリ702は、アドレス管理され、Rタップ係数1~n及びDタップ係数1~nを保持する。減算器703は、メモリ702に保持されたDタップ係数1~nから乗算器701の出力を減算する。

【0104】共役化部704は、入力信号を共役化し、すなわち同相成分はそのまま出力し、直交成分は符号を反転させて、出力する。このように新たに算出されたRタップ係数はレプリカ発生部110の乗算器へ出力され、新たに算出されたDタップ係数は乗算器601へ出力される。

【0105】メモリ更新部705は、算出された新しい タップ係数をメモリ702に書き込み、蓄積されている Rタップ係数を最新のものに更新する。

【0106】このように、本実施の形態によれば、複数のアレイ系列間においてダイバーシチを行うため、BERを向上させることができる。

【0107】(実施の形態5)本実施の形態に係る受信装置は、実施の形態1と同様の構成を有し、但しアレイ合成部のFFFにタップ係数初期値を設けるものである。

【0108】以下、図8及び図9を用いて、本実施の形態に係る受信装置について説明する。図8は、本発明の実施の形態5に係る受信装置の概略構成を示す要部ブロック図であり、図9は、本発明の実施の形態5に係る受信装置の第一タップ係数推定部の概略構成を示す要部ブロック図である。なお、実施の形態1と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0109】図8において、第一タップ係数推定部801には、メモリ108が保持する既知信号が入力される。図9において、相関器901は、乗算器203への入力信号のいずれか一つとメモリ108から入力された既知信号との相関値を算出し、逆数生成部902は、相関結果の逆数を生成し、スイッチ903は、図示しないタイミング制御部が制御するシンボル同期タイミングに基づいて切替を行い、FFF処理開始時には逆数生成部902の出力信号をFFFへ出力するように切り替える。

【0110】このように、本実施の形態によれば、FFF処理開始時にFタップ係数の初期値が与えられるため、タップ係数収束時間を短縮化することができる。

【0111】(実施の形態6)本実施の形態に係る受信装置は、実施の形態2と同様の構成を有し、但しアレイ

合成部毎にレプリカ発生器を設けるものである。

【0112】以下、図10を用いて、本実施の形態に係る受信装置について説明する。図10は、本発明の実施の形態6に係る受信装置の概略構成を示す要部ブロック図である。なお、実施の形態2と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0113】図10において、スイッチ1001は、図示しないタイミング制御部によって切替が制御され、受信信号中の既知信号区間の信号は減算器103に出力され、ユーザ・データ区間の信号は合成器401に出力される。

【0114】第一タップ係数推定部1002は、減算器103の出力を尤度情報としてAタップ係数及びFタップ係数を推定する。スイッチ1003は、図示しないタイミング制御部によって切替制御され、シンボル系列候補又は既知信号を適宜レプリカ発生部1004内のレプリカ発生器1005又はいずれかのレプリカ発生器1006に出力する。

【0115】レプリカ発生部1004は、第二タップ係数推定部107用のレプリカ発生器1005と、複数の第一タップ係数推定部1002それぞれに対応する複数のレプリカ発生器1006と、を有し、アレイ系列毎にレプリカ信号を発生する。

【0116】このように、本実施の形態によれば、アレイ系列毎にレプリカ信号を発生させるため、演算量を低減させ、収束時間を短縮化することができる。

【0117】(実施の形態7)本実施の形態に係る受信装置は、実施の形態6と同様の構成を有し、但しトレーニング処理時はAタップ係数推定は第一タップ係数推定部が行い、トラッキング処理時のAタップ係数推定は第二タップ係数推定部が行うものである。

【0118】以下、図11を用いて、本実施の形態に係る受信装置について説明する。図11は、本発明の実施の形態7に係る受信装置の概略構成を示す要部ブロック図である。なお、実施の形態6と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0119】図11において、第二タップ係数推定部1 101は、第一タップ係数推定部1002によってAタップ係数の初期値が設定された後、すなわちトラッキング処理時に、アレイ合成部102における乗算器入力信号に基づいてAタップ係数を推定する。

【0120】このように、本実施の形態によれば、トレーニング処理時のタップ係数推定はアレイ合成部毎に設けられたレプリカ発生器及びタップ係数推定部によって行い、トラッキング処理時のタップ係数推定は一括して一のレプリカ発生器及びタップ係数推定部によって行うため、演算量を低減させ、収束時間を短縮化することができる。

【0121】(実施の形態8)本実施の形態に係る受信装置は、実施の形態7と同様の構成を有し、但しアレイ

合成処理された受信信号とレプリカ信号との誤差が小さい場合は、トレーニング処理によって決定されたタップ 係数を固定値とするものである。

【0122】以下、図12を用いて、本実施の形態に係る受信装置について説明する。図12は、本発明の実施の形態2に係る受信装置の概略構成を示す要部ブロック図である。なお、実施の形態7と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0123】図12において、誤差判定部1201は、各アレイ系列の減算器103の出力を任意のしきい値と大小比較することによって、誤差が充分に小さいと判断された場合には、スイッチ1202及び1203を開放し、トレーニング処理時にアレイ系列毎に第一タップ係数推定部1002によって算出されたタップ係数をトラッキング処理時の固定値とする。誤差が充分に小さくはないと判断された場合には、スイッチ1202及び1203を閉じ、トレーニング処理時にアレイ系列毎に第一タップ係数推定部1002によって算出されたタップ係数をトラッキング処理時のタップ係数推定の初期値とする。

【0124】このように、本実施の形態によれば、アレイ合成処理された受信信号とレプリカ信号との誤差が小さい場合は、トレーニング処理によって決定されたタップ係数をトラッキング処理時の固定タップ係数とするため、演算量を低減し、収束時間を短縮化することができる。

【0125】(実施の形態9)本実施の形態に係る受信装置は、実施の形態8と同様の構成を有し、但しアレイ合成処理された受信信号とレプリカ信号との誤差が大きい場合には、そのアレイ系列による受信信号は復調処理において無視するものである。

【0126】以下、図13を用いて、本実施の形態に係る受信装置について説明する。図13は、本発明の実施の形態9に係る受信装置の概略構成を示す要部ブロック図である。なお、実施の形態8と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0127】図13において、スイッチ1301は、誤差判定部1201によって切替が制御され、誤差判定部1201が減算器103の出力から誤差が大きいと判断すると、そのアレイ系列に設けられたスイッチ1301は開放され、そのアレイ系列によって受信された受信信号は合成器401における合成処理に用いられず、復調処理から無視される。

【0128】このように、本実施の形態によれば、誤差の大きいアレイ系列による受信信号を復調処理に用いないようにするため、BER劣化を防ぐことができる。

【0129】 (実施の形態10) 本実施の形態に係る受信装置は、実施の形態6と同様の構成を有し、但しアレイ系列間でダイバーシチを行うものである。

【0130】以下、図14を用いて、本実施の形態に係

る受信装置について説明する。図14は、本発明の実施の形態10に係る受信装置の概略構成を示す要部プロック図である。なお、実施の形態4及び6と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0131】図14において、乗算器601は、図6を用いて説明した実施の形態4の場合と同様に、各アレイ合成部の出力信号に対して重み付け処理する。第二タップ係数推定部1401は、Rタップ係数のみならず、Dタップ係数をも推定する。

【0132】このように、本実施の形態によれば、実施の形態10と比べ、複数のアレイ系列間においてダイバーシチを行うため、BERを向上させることができる。

【0133】 (実施の形態11) 本実施の形態に係る受信装置は、実施の形態7と同様の構成を有し、但しアレイ系列間でダイバーシチを行うものである。

【0134】以下、図15を用いて、本実施の形態に係る受信装置について説明する。図15は、本発明の実施の形態11に係る受信装置の概略構成を示す要部ブロック図である。なお、実施の形態5及び10と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0135】図15において、乗算器601は、図6を用いて説明した実施の形態4の場合と同様に、各アレイ合成部の出力信号に対して重み付け処理する。第二タップ係数推定部1501は、Rタップ係数のみならず、Dタップ係数をも推定する。

【0136】このように、本実施の形態によれば、実施の形態10と比べ、複数のアレイ系列間においてダイバーシチを行うため、BERを向上させることができる。

【0137】(実施の形態12)本実施の形態に係る受信装置は、実施の形態10と同様の構成を有し、但しアレイ合成処理された受信信号とレプリカ信号との誤差が大きい場合には、そのアレイ系列による受信信号は復調処理において無視するものである。

【0138】以下、図16を用いて、本実施の形態に係る受信装置について説明する。図16は、本発明の実施の形態12に係る受信装置の概略構成を示す要部ブロック図である。なお、実施の形態6及び10と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0139】図16において、誤差判定部1601は、各アレイ系列の減算器103の出力を任意のしきい値と大小比較することによって、誤差が大きいと判断された場合には、そのアレイ系列に設けられたスイッチ1602を開放し、そのアレイ系列による受信信号が合成器401における合成処理に用いられず、復調処理から無視される。

【0140】このように、本実施の形態によれば、実施の形態11と比べ、誤差の大きいアレイ系列による受信信号を復調処理に用いないようにするため、BER劣化を防ぐことができる。

【0141】 (実施の形態13) 本実施の形態に係る受

信装置は、実施の形態12と同様の構成を有し、但しアレイ合成処理された受信信号とレプリカ信号との誤差が小さい場合は、トレーニング処理によって決定されたタップ係数を固定値とするものである。

【0142】以下、図17を用いて、本実施の形態に係る受信装置について説明する。図17は、本発明の実施の形態13に係る受信装置の概略構成を示す要部ブロック図である。なお、実施の形態8及び12と同様の構成には同一の符号を付し、詳しい説明は省略する。

【0143】図17において、第二タップ係数推定部1 701は、第一タップ係数推定部1002によってAタ ップ係数の初期値が設定された後、すなわちトラッキン グ処理時に、アレイ合成部102における乗算器入力信 号に基づいてAタップ係数を推定する。又、誤差判定部 1601は、各アレイ系列の減算器103の出力を任意 のしきい値と大小比較することによって、誤差が充分に 小さいと判断された場合には、スイッチ1202及び1 203を開放し、トレーニング処理時にアレイ系列毎に 第一タップ係数推定部1002によって算出されたタッ プ係数をトラッキング処理時の固定値とする。誤差が充 分に小さくはないと判断された場合には、スイッチ12 02及び1203を閉じ、トレーニング処理時にアレイ 系列毎に第一タップ係数推定部1002によって算出さ れたタップ係数をトラッキング処理時のタップ係数推定 の初期値とする。

【0144】このように、本実施の形態によれば、アレイ合成処理された受信信号とレプリカ信号との誤差が小さい場合は、トレーニング処理によって決定されたタップ係数をトラッキング処理時の固定タップ係数とするため、実施の形態12と比べて、演算量を低減し、収束時間を短縮化することができる。

【0145】なお、上記実施の形態1から実施の形態13においては、タップ係数更新のアルゴリズムとしてLMSを用いた場合について説明したが、本発明は上記条件に限定されるものではなく、いかなるアルゴリズムが用いられた場合でも適用することができる。

[0146]

【発明の効果】以上説明したように、本発明によれば、 特定の機能毎にタップ係数推定部を設け、タップ係数推 定を一括して行わないようにするため、タップ係数収束 に要する時間を短縮化し、伝送効率劣化を防止すること ができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1に係る受信装置の概略構成を示す要部ブロック図

【図2】本発明の実施の形態1に係る受信装置の第一タ

ップ係数推定部の概略構成を示す要部ブロック図

【図3】本発明の実施の形態1に係る受信装置の第二タップ係数推定部の概略構成を示す要部ブロック図

【図4】本発明の実施の形態2に係る受信装置の概略構成を示す要部ブロック図

【図5】本発明の実施の形態3に係る受信装置の概略構成を示す要部ブロック図

【図6】本発明の実施の形態4に係る受信装置の概略構成を示す要部ブロック図

【図7】本発明の実施の形態4に係る受信装置の第二タップ係数推定部の概略構成を示す要部ブロック図

【図8】本発明の実施の形態5に係る受信装置の概略構成を示す要部ブロック図

【図9】本発明の実施の形態5に係る受信装置の第一タップ係数推定部の概略構成を示す要部ブロック図

【図10】本発明の実施の形態6に係る受信装置の概略 構成を示す要部ブロック図

【図11】本発明の実施の形態7に係る受信装置の概略 構成を示す要部ブロック図

【図12】本発明の実施の形態2に係る受信装置の概略 構成を示す要部ブロック図

【図13】本発明の実施の形態9に係る受信装置の概略 構成を示す要部ブロック図

【図14】本発明の実施の形態10に係る受信装置の概略構成を示す要部ブロック図

【図15】本発明の実施の形態11に係る受信装置の概略構成を示す要部ブロック図

【図16】本発明の実施の形態12に係る受信装置の概略構成を示す要部ブロック図

【図17】本発明の実施の形態13に係る受信装置の概略構成を示す要部プロック図

【図18】従来の受信装置の概略構成を示す要部ブロック図

【図19】従来の受信装置のアレイ合成部の概略構成を 示す要部ブロック図

【図20】従来の受信装置のFFFの概略構成を示す要部プロック図

【図21】従来の受信装置の最尤系列推定部の概略構成 を示す要部ブロック図


【図22】従来の受信装置のレプリカ発生部の概略構成 を示す要部ブロック図


【図23】従来の受信装置のタップ係数推定部の概略構成を示す要部ブロック図

【符号の説明】


104 第一タップ係数推定部


107 第二タップ係数推定部






【図18】







【図4】





【図21】







【図6】






【図8】







【図10】




【図11】




【図12】




【図13】





【図14】







【図16】






【図19】






【図22】



【図23】



フロントページの続き

Fターム(参考) 5J021 AA05 AA06 CA06 DB02 DB03

FA14 FA17 FA20 FA26 FA29

FA30 FA32 GA02 HA05 HA10

5J023 AA06 AB01 CB06 DA03

5K059 CC03 DD33 DD37